　　如果你想在振蕩器設(shè)計過程中盡可能降低噪聲,本文值得借鑒.
　　相位噪聲是有源系列石英晶振產(chǎn)品的獨有屬性之一;當然,這也是影響石英晶振振蕩頻率穩(wěn)定性的因素之一,相位噪聲的值與晶振的精度是成反比的,目前隨著電子行業(yè)的發(fā)展,各方面都在突飛猛進的發(fā)展,同時對各方面的要求也在提升,目前石英晶振的低相噪化已經(jīng)被列為未來主要發(fā)展方向之一,那么應(yīng)該怎樣等一個優(yōu)質(zhì)的相位噪聲呢?
　　事實上,從某種意義上來看石英晶體振蕩器的相噪和抖動是一樣的,只是兩者是對同種現(xiàn)象的兩種不同的定量方式罷了.圖1顯示了具有理想正弦波相位項加相位變化Φ(t)形式的相位噪聲的信號波形V(t).相位噪聲和相位抖動是在頻率區(qū)域和時間區(qū)域中獲得的相位波動Φ(t).

　　相位噪聲以相位波動Φ(t)的頻率區(qū)域表示,并由Φ(t)的功率譜密度SΦ定義.實際上,通常使用在單邊帶中表示的SSB(單邊帶)相位噪聲L(f),載波信號與總功率的比值以dBc/Hz計算,以相對于載波頻率的偏移為水平軸.代表.

　　晶體振蕩器的相位噪聲在很大程度上取決于晶體振蕩器的Q值和信號電平以及振蕩電路的噪聲性能.
　　晶體振蕩器的Q值對于改善相位噪聲的載波頻率附近的相位噪聲尤其重要.無論偏移頻率如何,信號電平越高,相位噪聲電平越低.通過將信號電平設(shè)置為盡可能大的系統(tǒng),可以降低相位噪聲,但是可以應(yīng)用于晶體振蕩器的激勵電平存在上限.如果激勵水平過高,則可能會發(fā)生不必要的振動模式,并且振蕩狀態(tài)可能會變得異常.
　　泛音具有較高的Q值,并且在偏移附近很有效,但是要小心,因為在高激勵電平下工作時,石英晶振和振蕩電路的電阻損耗會變大,頻率波動會變大,并且信號純度會下降是必然的.
　　另外,隨著功率的增加,由于晶體換能器的非線性引起的頻率波動增加,因此在過度激勵水平下的操作也會引起相位噪聲的惡化.重要的是選擇具有優(yōu)異噪聲性能的半導(dǎo)體器件.閃爍噪聲會影響距載波附近大約10kHz中頻附近的偏移頻率,而熱噪聲會像信號電平一樣均勻地影響整個偏移頻帶.
　　既然問題已經(jīng)分析得差不多了,那么接下來就來看看應(yīng)該怎么樣優(yōu)化有源晶振的這一性能了;首先要確保石英晶振振蕩振動電路的Q值,晶體振蕩器的Q值越高,振蕩電路的電阻損耗越小,振蕩環(huán)路的Q值越高;設(shè)備降噪是必須的,選擇具有低噪聲指數(shù)NF和閃爍轉(zhuǎn)折頻率的器件,以減少半導(dǎo)體噪聲,例如熱噪聲,散粒噪聲和閃爍噪聲.
　　除此之外,PLL電路的倍頻會導(dǎo)致相位噪聲惡化.這點也要注意;同時還要盡可能增加振蕩電路的激勵水平.由于噪聲特性是信號電平與噪聲功率之間的相對值,所以信號電平越高,則越有利.然而,在平坦區(qū)域中使用晶體振蕩器的激發(fā)能級特性是一個條件.泛音具有較高的Q值,在偏移附近非常有用.但是,當在高激勵電平下工作時,晶體和振蕩電路的電阻損耗會增加,并且由于頻率波動,相位噪聲會惡化,因此必須小心.
　　最后就是適當?shù)卦诰嚯娫春虶ND端子最短的地方放置一個旁路電容器,以抑制電源噪聲.以上這些方法都能夠很好的優(yōu)化有源晶振相噪性能,對其性能的提升大有裨益.
　　是的,這種方法是非常有效的降低有源晶振相噪的方法,從原理上來看這也是目前可以說是最有效的方法,也是目前各大廠家沿用的方法,正因為除此現(xiàn)如今才有那么多低相噪產(chǎn)品推出,不過相信未來這方面的技術(shù)還會取得進一步的發(fā)展,雖明白不可能完全消除,但依舊努力著.
　　如果你想在振蕩器設(shè)計過程中盡可能降低噪聲,本文值得借鑒.

正在載入評論數(shù)據(jù)...

上一篇：振蕩電路是Oscillator性能的基本保障,應(yīng)如何進行校驗

下一篇：如何優(yōu)化藍牙模塊性能,相關(guān)晶振產(chǎn)品選型至關(guān)重要

此文關(guān)鍵字：振蕩器相噪優(yōu)化晶體技術(shù)方案 Oscillator激勵水平

歡迎光臨：壹兆電子有限公司

晶振技術(shù)

企業(yè)博客

如果你想在振蕩器設(shè)計過程中盡可能降低噪聲,本文值得借鑒

相關(guān)資訊

壹兆客服

姓名：
郵箱：
正文：